Tiêu chí ức chế ESD cho thiết kế PCB
Bố cục PCB là một yếu tố quan trọng của bảo vệ ESD và thiết kế PCB hợp lý có thể giảm chi phí xử lý sự cố và làm lại không cần thiết. Trong thiết kế PCB, do sử dụng điốt ức chế điện áp nhất thời (TVS) để triệt tiêu điện tích phun trực tiếp do phóng điện, điều quan trọng hơn trong thiết kế PCB là khắc phục hiệu ứng trường điện từ nhiễu (EMI) do dòng điện phóng ra. Bài viết này sẽ cung cấp các hướng dẫn thiết kế PCB có thể tối ưu hóa bảo vệ ESD.
Mạch vòng
Dòng điện được cảm ứng vào vòng mạch bằng cảm ứng, và các vòng này được đóng lại và có từ thông khác nhau. Độ lớn của dòng điện tỷ lệ thuận với diện tích của vòng. Các vòng lớn hơn chứa nhiều từ thông hơn, tạo ra dòng điện mạnh hơn trong mạch. Do đó, diện tích vòng lặp phải được giảm.
Vòng lặp phổ biến nhất được hiển thị trong Hình 1, được hình thành bởi nguồn điện và mặt đất. Nếu có thể, thiết kế PCB đa lớp với các mặt phẳng nguồn và mặt đất có thể được sử dụng. Bảng đa lớp không chỉ giảm thiểu diện tích vòng lặp giữa nguồn điện và mặt đất, mà còn làm giảm trường điện từ EMI tần số cao được tạo ra bởi xung ESD.
Nếu không thể sử dụng bảng đa lớp, các dây cho đường dây nguồn và nối đất phải được kết nối trong lưới như trong Hình 2. Kết nối lưới có thể hoạt động như một mặt phẳng nguồn và mặt đất. Sử dụng vias để kết nối các dấu vết của mỗi lớp. Khoảng cách kết nối thông qua nên trong vòng 6 cm theo mỗi hướng. Ngoài ra, khi đi dây, nguồn điện và dấu vết đất càng gần càng tốt cũng có thể làm giảm diện tích vòng lặp, như trong Hình 3.
Một cách khác để giảm diện tích vòng lặp và tạo ra dòng điện là giảm các đường dẫn song song giữa các thiết bị được kết nối với nhau, xem Hình 4.
Có thể sử dụng dây bảo vệ khi sử dụng cáp tín hiệu dài hơn 30 cm, như thể hiện trong hình. Một cách tiếp cận tốt hơn là đặt sự hình thành gần đường tín hiệu. Khi đường tín hiệu được sử dụng, nó phải nằm trong phạm vi 13 mm của đường bảo vệ hoặc đường mặt đất.
Như được hiển thị trong Hình 6, đường tín hiệu dài (> 30 cm) hoặc đường dây điện của từng thành phần nhạy cảm được đặt trên đường mặt đất của nó. Các đường chéo phải được sắp xếp theo các khoảng đều đặn từ trên xuống dưới hoặc từ trái sang phải.
Chiều dài kết nối mạch
Một đường tín hiệu dài cũng có thể là một ăng ten nhận năng lượng xung ESD. Sử dụng một đường tín hiệu càng ngắn càng nhiều càng tốt có thể làm giảm hiệu quả của đường tín hiệu như một ăng ten trường điện từ ESD.
Cố gắng đặt các thiết bị được kết nối với nhau ở các vị trí liền kề để giảm độ dài của các dấu vết được kết nối với nhau.
Tiêm đất
Sự phóng điện trực tiếp của máy bay lên mặt phẳng mặt đất có thể làm hỏng mạch nhạy cảm. Một hoặc nhiều tụ điện bỏ qua tần số cao cũng được sử dụng trong khi sử dụng điốt TVS, được đặt giữa nguồn cung cấp năng lượng của bộ phận tiêu hao và mặt đất. Tụ điện bypass giúp giảm điện tích và duy trì sự chênh lệch điện áp giữa nguồn điện và cổng nối đất.
TVS tắt dòng điện cảm ứng và duy trì sự khác biệt tiềm năng của điện áp kẹp TVS. TVS và tụ điện nên được đặt càng gần càng tốt với IC được bảo vệ (xem Hình 7). Đảm bảo rằng TVS tới đường nối đất và chiều dài chân tụ là ngắn nhất để giảm hiệu ứng điện cảm ký sinh.
Đầu nối phải được gắn vào lớp bạch kim đồng trên PCB. Lý tưởng nhất là lớp bạch kim đồng phải được cách ly với mặt phẳng đất của PCB và được nối với miếng đệm bằng một đường ngắn.
Hướng dẫn khác cho thiết kế PCB
1. Tránh sắp xếp các đường tín hiệu quan trọng như đồng hồ và đặt lại tín hiệu trên cạnh PCB;
2. Đặt phần không sử dụng của PCB vào mặt phẳng đất
3. Dây nối đất của khung và đường tín hiệu cách nhau ít nhất 4 mm;
4. Giữ tỷ lệ khung hình của dây nối đất khung gầm nhỏ hơn 5: 1 để giảm hiệu ứng tự cảm;
5. Sử dụng điốt TVS để bảo vệ tất cả các kết nối bên ngoài;
Bảo vệ điện cảm ký sinh trong mạch
Độ tự cảm ký sinh trong đường dẫn diode TVS có thể gây ra tình trạng quá tải điện áp nghiêm trọng trong trường hợp xảy ra sự kiện ESD. Mặc dù sử dụng diode TVS, điện áp vượt quá mức vẫn có thể vượt quá ngưỡng điện áp hư hỏng của IC được bảo vệ do điện áp cảm ứng VL = L × di / dt trên tải cảm ứng.
Tổng điện áp mà mạch bảo vệ phải chịu là tổng điện áp được tạo ra bởi điện áp kẹp diode TVS và điện cảm ký sinh, VT = VC + VL. Một đỉnh cực đại cảm ứng thoáng qua trong vòng chưa đến 1 ns (theo tiêu chuẩn IEC 61000-4-2), giả sử độ tự cảm của chì là 20 nH mỗi inch, chiều dài một phần tư inch và điện áp vượt quá 50V / 10A xung . Quy tắc thiết kế theo kinh nghiệm là giảm thiểu hiệu ứng tự cảm ký sinh bằng cách thiết kế đường dẫn shunt càng ngắn càng tốt.
Tất cả các đường dẫn cảm ứng phải xem xét vòng lặp mặt đất, đường dẫn giữa TVS và đường tín hiệu được bảo vệ và đường dẫn từ đầu nối đến thiết bị TVS. Đường tín hiệu được bảo vệ phải được kết nối trực tiếp với mặt phẳng mặt đất. Nếu không có mặt phẳng mặt đất, vòng lặp mặt đất nên càng ngắn càng tốt. Khoảng cách giữa mặt đất của diode TVS và điểm tiếp đất của mạch được bảo vệ phải càng ngắn càng tốt để giảm độ tự cảm ký sinh của mặt phẳng đất.
Cuối cùng, thiết bị TVS phải càng gần đầu nối càng tốt để giảm khớp nối thoáng qua vào các đường gần đó. Mặc dù không có đường dẫn trực tiếp đến đầu nối, hiệu ứng bức xạ thứ cấp này cũng có thể gây ra trục trặc ở các bộ phận khác của bảng.
Bố cục PCB là một yếu tố quan trọng của bảo vệ ESD và thiết kế PCB hợp lý có thể giảm chi phí xử lý sự cố và làm lại không cần thiết. Trong thiết kế PCB, do sử dụng điốt ức chế điện áp nhất thời (TVS) để triệt tiêu điện tích phun trực tiếp do phóng điện, điều quan trọng hơn trong thiết kế PCB là khắc phục hiệu ứng trường điện từ nhiễu (EMI) do dòng điện phóng ra. Bài viết này sẽ cung cấp các hướng dẫn thiết kế PCB có thể tối ưu hóa bảo vệ ESD.